分割不受限多插座记忆体系统架构（二）

摘要

用以针对通量应用程式增加记忆体频宽的技术。在一实施例中，记忆体宽频可获增加，特别是针对通量应用程式，透过在一记忆体存取时钟的半循环上在一个或多个记忆体储存区域之间以管线输送分页而不增加互连体走线或接脚总数。

主权项

一种系统，其包含：一第一处理器；一第二处理器；一第一记忆体；以及一第二记忆体，其中该第一处理器系用以在一时钟信号周期之一第一部分内读取被储存在该第一记忆体中的一第一宽度之资讯与被储存在该第二记忆体中的一第二宽度之资讯，并且该第二处理器系用以在该时钟信号周期之该第一部分内读取被储存在该第一记忆体中的一第三宽度之资讯与被储存在该第二记忆体中的一第四宽度之资讯。