| 摘要 |
<p>시스템은 메모리 제어기 및 직렬 접속된 다수의 반도체 디바이스를 포함한다. 각 디바이스는 데이터를 기억한다. 제어기는 디바이스 동작을 동기하는 클록을 제공한다. 각 디바이스는 인에이블 신호에 의해 선택적으로 인에이블 또는 디스에이블되는 위상 고정 루프 (PLL)를 포함한다. 선택된 디바이스의 PLLs는 인에이블 신호에 의해 인에이블되고, 다른 디바이스는 디스에이블된다. 인에이블된 PLL은 90°의 배수의 위상 시프트를 가진 다수의 재생된 클록을 제공한다. 데이터 전달은 재생된 클록의 하나 이상과 동기된다. 디스에이블된 PLLs의 디바이스에서, 데이터 전달은 입력 클록과 동기된다. 인에이블 및 디스에이블된 PLLs은 디바이스가 제각기 소스 및 공통 동기 클로킹이도록 한다. 최종 디바이스에 할당된 디바이스 식별자의 최하위 비트는 클록 정렬: 제어기에 의해 생성된 데이터와 에지 또는 센터 정렬된 클록을 결정한다.</p> |
