| 主权项 |
一种用于降低数字电源待机损耗的电路结构，其特征在于：包括第一集成电路、第一单片机、第二单片机、用于在待机时关闭侦测输入电压的第一电路、用于在待机时关闭供电给所述第一单片机的VCC的第二电路和用于使所述第一单片机开始正常工作的第三电路，所述第一集成电路和所述第一电路连接，所述第一单片机与所述第二电路连接，所述第三电路和所述第二单片机均与所述第二电路连接，所述第三电路还与所述第二单片机连接；所述第一集成电路的OUT1端口依次通过第四电阻R4和第一发光二极管LED1接VCC，所述第一发光二极管LED1控制第二三极管IC2A的导通，所述第二三极管IC2A的发射极通过第三电阻R3与所述第一单片机的PF4端口连接，所述第二三极管IC2A的发射极和所述第三电阻R3还通过第五电阻R5接地，所述第三电阻R3还分别通过第六电阻R6和第二电容C2接地；所述第一电路连接有整流桥BD1，所述整流桥BD1还连接有第一电容C1；所述VCC连接第五三极管Q5的发射极，所述第五三极管Q4的集电极连接第四三极管IC4B的发射极，所述第五三极管Q5的基极和第四三极管IC4B的集电极均与第二稳压二极管ZD2连接，所述第五三极管Q5的集电极和第四三极管IC4B的发射极均还连接有第七电容C7和第五二极管D5，所述第五二极管D5还连接有电感T1B，所述第二稳压二极管ZD2、所述第七电容C7和所述电感T1B均接地。 |
