发明名称 |
芯片堆叠模式下PTP的实现方法及实现装置 |
摘要 |
本发明揭示了一种芯片堆叠模式下PTP的实现方法及实现装置,PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片,所述方法包括:每个芯片各自计算本芯片内的报文处理时延,并将计算出的所述处理时延写入PTP报文的CF字段,将PTP报文CF字段中的处理时延累加,得到多个堆叠芯片总的处理时延,完成PTP报文的处理。本发明节约了堆叠系统中芯片间的额外带宽占用,优化了芯片相关堆叠功能的设计。 |
申请公布号 |
CN105207734A |
申请公布日期 |
2015.12.30 |
申请号 |
CN201510649053.0 |
申请日期 |
2015.10.09 |
申请人 |
盛科网络(苏州)有限公司 |
发明人 |
单哲;杨曙军;龚海东 |
分类号 |
H04J3/06(2006.01)I |
主分类号 |
H04J3/06(2006.01)I |
代理机构 |
南京利丰知识产权代理事务所(特殊普通合伙) 32256 |
代理人 |
王锋 |
主权项 |
一种芯片堆叠模式下PTP的实现方法,其特征在于,PTP报文按照从入端口芯片到出端口芯片的方向依次进入每个芯片,所述方法包括:每个芯片各自计算本芯片内的报文处理时延,并将计算出的所述处理时延写入PTP报文的CF字段;将PTP报文CF字段中的处理时延累加,得到多个堆叠芯片总的处理时延,完成PTP报文的处理。 |
地址 |
215000 江苏省苏州市工业园区星汉街5号B幢4楼13/16单元 |