| 发明名称 | 包含多个器件类型的集成电路管芯 | ||
| 摘要 | 本申请公开了一种包含多个器件类型的集成电路管芯，包括：多个掺杂阱，至少一些掺杂阱被二次掺杂以形成用于第一器件类型的屏蔽层，至少一些掺杂阱支持第二器件类型；阈值电压调节层，位于第一器件类型的屏蔽层上，被掺杂以提供阈值电压设置凹槽；第一沟道层，位于阈值电压调节层上；第二沟道层，位于第二器件类型的掺杂阱上；以及多个栅极堆叠体，位于第一沟道层和第二沟道层上，至少一些栅极堆叠体具有第一成分，而其他栅极堆叠体具有第二成分。采用本申请的技术方案，能够实现对在精确范围内的阈值电压设定的调整。 | ||
| 申请公布号 | CN105206574A | 申请公布日期 | 2015.12.30 |
| 申请号 | CN201510458953.7 | 申请日期 | 2011.06.21 |
| 申请人 | 三重富士通半导体股份有限公司 | 发明人 | R·阿尔加瓦尼;L·希弗伦;P·拉纳德;S·E·汤普森;C·德维尔纳夫 |
| 分类号 | H01L21/8234(2006.01)I;H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/10(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L21/8234(2006.01)I |
| 代理机构 | 隆天知识产权代理有限公司 72003 | 代理人 | 石海霞;郑特强 |
| 主权项 | 一种包含多个器件类型的集成电路管芯，包括：多个掺杂阱，其中至少一些掺杂阱被二次掺杂以形成用于第一器件类型的屏蔽层，至少一些掺杂阱支持第二器件类型；阈值电压调节层，位于所述第一器件类型的所述屏蔽层上，被掺杂以提供阈值电压设置凹槽；第一沟道层，位于所述第一器件类型的阈值电压调节层上；第二沟道层，位于第二器件类型的掺杂阱上；以及多个栅极堆叠体，位于所述第一沟道层和所述第二沟道层上，其中至少一些栅极堆叠体具有第一成分，而其他栅极堆叠体具有第二成分。 | ||
| 地址 | 日本三重县 | ||