发明名称 |
一种优化的背照式CIS像素区深P型隔离阱的制备方法 |
摘要 |
本发明主要是关于半导体领域的图像传感器装置,旨在提供了一种优化的背照式CIS像素区深P型隔离阱的制备方法,先在晶圆正面形成第一深P型隔离阱,然后在晶圆背面形成第二深P型隔离阱,该两者结合起来作为整体的深P型隔离阱。有效降低深P型隔离阱形成过程中光刻胶的深宽比和注入离子束能量的要求,克服传统深P型隔离阱形层工艺过程中所遭遇的超高深宽比,导致光刻胶倒塌等光刻工艺极限问题,从而提高硅片的可加工性,降低工艺缺陷,使其满足的稳定量产工艺的要求。 |
申请公布号 |
CN105206639A |
申请公布日期 |
2015.12.30 |
申请号 |
CN201510608936.7 |
申请日期 |
2015.09.22 |
申请人 |
上海华力微电子有限公司 |
发明人 |
张磊;姬峰;陈昊瑜 |
分类号 |
H01L27/146(2006.01)I;H01L21/265(2006.01)I |
主分类号 |
H01L27/146(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
俞涤炯 |
主权项 |
一种优化的背照式CIS像素区深P型隔离阱的制备方法,其特征在于,利用正面离子注入工艺形成第一P型隔离阱,和在晶圆背面减薄后利用晶圆背面离子注入工艺形成第二P型隔离阱,藉由相接触的第一、第二P型隔离阱构成所需的深P型隔离阱,包括以下步骤:步骤S1:提供P型的半导体衬底,在所述半导体衬底上生长P型的外延层;步骤S2:使用正面离子注入工艺在所述外延层中进行离子注入,以形成所述外延层正面一侧的用于定义像素单元有源区的第一P型隔离阱;步骤S3:在所述像素单元有源区及所述第一P型隔离阱上方形成介电层及后端金属互连层,以获得像素晶圆;步骤S4:将所述像素晶圆与一个载体晶圆执行晶圆键合,并且载体晶圆被键合在后端金属互连层上,之后在像素晶圆背面进行减薄工艺,减薄研磨所述半导体衬底,以暴露出所述外延层的背面;步骤S5:于减薄后的所述外延层的背面涂覆光阻层,利用光刻曝光显影工艺形成阻挡掩膜层,并执行背面离子注入工艺,在所述外延层的背面的一侧形成与第一P型隔离阱对准的第二P型隔离阱;步骤S6:去除所述外延层背面残余的阻挡掩膜层,获得具有所需的深P型隔离阱的背照式CIS像素晶圆。 |
地址 |
201203 上海市浦东新区张江高科技园区高斯路568号 |