| 摘要 |
複数のデータメモリルータと共に分散型配置された複数のプロセッサと、複数のバスインタフェースユニットと、バス制御回路と、プロセッサインタフェース回路とを含んでよい、マルチプロセッサシステムの実施形態を開示する。データメモリルータを連結して、一次相互接続ネットワークを形成してよい。バスインタフェースユニット及びバス制御回路をデイジーチェーン式で連結して、二次相互接続ネットワークを形成してよい。各バスインタフェースユニットは、複数のデータメモリルータそれぞれ及び各プロセッサに対して、データ又は命令の読み書きを実施するよう構成してよい。プロセッサインタフェース回路に結合されたバス制御回路は、一次ネットワークと二次ネットワークとの間の双方向ブリッジとして機能するよう構成してよい。バス制御回路は他のインタフェース回路にも結合して、二次ネットワークへのこれら他のインタフェース回路のアクセスを調停してよい。【選択図】図３ |
