发明名称 |
半导体装置、打印设备及其制造方法 |
摘要 |
本公开涉及半导体装置、打印设备及其制造方法。提供半导体装置的制造方法,该半导体装置包括布置于半导体基板上的DMOS晶体管、NMOS晶体管和PMOS晶体管,DMOS晶体管包含形成为彼此相邻的第一杂质区域和第二杂质区域,第一杂质区域具有与DMOS晶体管的漏极区域和源极区域相同的导电类型,形成为包围漏极区域,并且,第二杂质区域具有与第一杂质区域相反的导电类型,形成为包围源极区域,半导体装置的制造方法包括形成第一杂质区域和NMOS晶体管和PMOS晶体管中的一个和形成第二杂质区域和NMOS晶体管和PMOS晶体管中的另一个。 |
申请公布号 |
CN103311186B |
申请公布日期 |
2015.12.23 |
申请号 |
CN201310069805.7 |
申请日期 |
2013.03.06 |
申请人 |
佳能株式会社 |
发明人 |
铃木伸幸;铃木敏;大村昌伸 |
分类号 |
H01L21/8238(2006.01)I;H01L27/092(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
曹瑾 |
主权项 |
一种包括布置于半导体基板上的DMOS晶体管、NMOS晶体管和PMOS晶体管的半导体装置,其中,DMOS晶体管包含漏极区域、源极区域、形成为包围漏极区域的第一杂质区域、形成为包围源极区域的第二杂质区域、布置于源极区域与漏极区域之间的半导体基板上的绝缘部分、和布置于绝缘部分上的栅电极,第一杂质区域和第二杂质区域形成为在半导体基板的上表面中彼此相邻,第一杂质区域在第二杂质区域与漏极区域之间包含布置于第二杂质区域侧的第一区域和布置于漏极区域侧的第二区域,绝缘部分包含第一绝缘部分和第二绝缘部分,第一绝缘部分形成于第一杂质区域的第一区域上和第二杂质区域的一部分上,第二绝缘部分形成于第一杂质区域的第二区域上且比第一绝缘部分厚,第一杂质区域具有与其中形成NMOS晶体管和PMOS晶体管中的一个晶体管的第一阱相同的深度和相同的杂质浓度,第二杂质区域具有与其中形成NMOS晶体管和PMOS晶体管中的另一个晶体管的第二阱相同的深度和相同的杂质浓度,并且,第一绝缘部分具有与NMOS晶体管和PMOS晶体管中的每一个晶体管的栅绝缘膜相同的厚度。 |
地址 |
日本东京 |