电源电压下降保护电路和用于嵌入式FRAM的方法

摘要

本申请公开了通过将调节的电压V_LDO施加到传导性管脚5-1从而避免FRAM 2中的数据损坏。开关SW1被耦合于传导性管脚和FRAM的功率端子之间，从而FRAM电源电压V_FRAM在开关被闭合时等于调节的电压。传导性管脚被耦合至数字电路3的功率端子，从而使得数字电路电源电压V_CORE等于调节的电压。功率中断被检测从而产生了打开开关并且还防止开始FRAM中的新的读取操作和写入操作的中断信号nBORdet。充足的FRAM电源电压由内部电容器C_INT维持，同时在预定间隔期间完成了FRAM中正在进行的读取操作和写入操作。传导性管脚通过开关和传导性管脚之间的键合线电感(L_WIRE)可以被耦合至开关，从而抑制开关和传导性管脚之间的瞬态电流的流动。

主权项

一种集成电路铁电随机存取存储器即FRAM系统，其包括：(a)FRAM；(b)数字电路，所述数字电路耦合到所述FRAM用于控制所述FRAM中的读取操作和写入操作；(c)第一电源电压导线，所述第一电源电压导线耦合到所述数字电路，用于将第一电源电压施加到所述数字电路，并且所述第一电源电压导线还耦合到传导第二电源电压并且耦合到外部电容器的传导性管脚，使得所述第一电源电压的DC值基本等于所述第二电源电压的DC值；(d)第二电源电压导线，所述第二电源电压导线被耦合到所述FRAM，用于将第三电源电压供应给FRAM；(e)开关电路，所述开关电路具有通过所述第二电源电压导线而耦合至内部电容器的第一端子以及耦合到所述传导性管脚的第二端子，使得所述第三电源电压的DC值在所述开关电路被闭合时基本等于所述第二电源电压的DC值；(f)功率中断检测电路，所述功率中断检测电路用于检测所述第一电源电压的中断以产生中断信号并且将所述开关电路断开，并且所述功率中断检测电路响应于所述中断的检测用于使所述数字电路响应于所述中断信号而运行，从而防止触发新的读取操作和写入操作，并且从而允许完成所述FRAM中的正在进行的读取操作和写入操作，其中所述内部电容器在完成正在进行中的读取操作和写入操作期间维持所述第三电源电压在预定水平以上；以及(g)延迟电路系统，所述延迟电路系统用于在所述正在进行的读取操作和写入操作已经被完成之后产生用于重置所述FRAM的延迟信号。