基于主备存储器的启动切换控制装置和方法

摘要

本发明公开了一种基于主备存储器的启动切换控制装置和方法。本发明以启动切换控制装置替代现有的逻辑芯片实现CPU在主用存储器和备用存储器之间的启动切换，由于启动切换控制装置是由计数器、逻辑门等低成本的数字元器件构成，因而能够避免电子设备的物料成本提高；而且，启动切换装置的功能仅依靠数字元器件之间固定的连接关系、而不需要像逻辑芯片那样进行代码加载，因而能够避免电子设备的加工成本和维护成本的提高。

主权项

一种基于主备存储器的启动切换控制装置，其特征在于，该启动切换控制装置应用于包括CPU、主用存储器、备用存储器的电子设备；该启动切换控制装置包括时钟发生电路、计时复位电路、以及片选切换电路；所述时钟发生电路在所述电子设备上电后开始产生方波时钟信号；所述计时复位电路依据所述方波时钟信号对所述CPU从所述主用存储器加载启动的过程进行计时，并在所述CPU从所述主用存储器加载启动成功后停止计时、在计时超时后触发所述CPU复位；所述片选切换电路在所述计时复位电路的计时超时后将所述CPU进行加载启动的存储器从所述主用存储器切换为所述备用存储器；其中，所述计时复位电路包括第一计数器；所述第一计数器的计数输入端接收所述方波时钟信号、以使所述第一计数器对所述方波时钟信号进行二进制计数；所述第一计数器的清零端接收所述CPU输出的第一指示信号；其中，所述第一指示信号在设备上电后默认为无效电平、在所述CPU从所述主用存储器启动加载成功后置为有效电平；当所述第一指示信号为无效电平时，所述第一计数器的清零端被禁止；当所述第一指示信号为有效电平时，所述第一计数器的清零端被使能；所述第一计数器的最高计数位的计数输出端输出计时电平信号；其中，当所述第一计数器计数达到所述最高位对应的数值后，所述计时电平信号由无效电平翻转为有效电平；当所述第一计数器发生计数溢出后，所述计时电平信号通过计数溢出后的循环归零从有效电平翻转为无效电平；所述第一计数器的计数溢出端向所述CPU的复位端输出计数溢出信号；其中，当所述第一计数器发生计数溢出后，所述计数溢出信号被置为有效电平、并在所述循环归零后被置为无效电平。