| 发明名称 |
COMBINING CUT MASK LITHOGRAPHY AND CONVENTIONAL LITHOGRAPHY TO ACHIEVE SUB-THRESHOLD PATTERN FEATURES |
| 摘要 |
반도체 칩 상에 피쳐들이 제작된다. 피쳐들은 칩을 생성하는데 이용되는 리소그래피의 임계치보다 더 작다. 방법은, 라인 팁-팁 공간 또는 라인 공간과 같은 미리결정된 거리만큼 분리될 (로컬 인터커넥트와 같은) 피쳐의 제 1 부분 및 피쳐의 제 2 부분을 패터닝하는 단계를 포함한다. 방법은 제 1 하위-부분(예를 들어, 콘택) 및 제 2 하위-부분을 형성하기 위해 컷 마스크로 제 1 부분을 패터닝하는 단계를 더 포함한다. 제 1 하위-부분의 치수는, 특정된 폭 해상도를 갖는 리소그래픽 프로세스의 라인 길이 해상도일 수 있는 제 2 미리결정된 거리의 치수 미만이다. 반도체 디바이스의 피쳐는 제 1 부분 및 제 1 부분의 리소그래픽 해상도 미만의 치수를 갖는 제 2 부분을 포함한다. |
| 申请公布号 |
KR20150143619(A) |
申请公布日期 |
2015.12.23 |
| 申请号 |
KR20157032081 |
申请日期 |
2014.04.11 |
| 申请人 |
QUALCOMM INCORPORATED |
发明人 |
ZHU JOHN J.;WANG ZHONGZE;DA YANG |
| 分类号 |
H01L21/28;G03F7/20;H01L21/283;H01L21/31;H01L21/469;H01L21/768;H01L23/00;H01L23/50 |
主分类号 |
H01L21/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
