| 摘要 |
개선된 크기 감소를 제공하기 위하여 SRAM 어레이의 일부로 만들어질 수 있는 5-트랜지스터 정적 랜덤-액세스-메모리(SRAM : static random-access-memory) 셀이 개시되어 있다. 셀은 2개의 상보적 트랜지스터들을 각각 갖는 2개의 교차-결합된 인버터들과, 비트 라인(BL) 및 워드 라인(WL)에 접속된 n-채널 트랜지스터 스위치를 포함한다. 인버터들 중의 하나의 인버터의 p-채널 소자는 전력 공급 장치에 접속되고, 다른 인버터의 p-채널 트랜지스터는 기록 비트 라인(WBL)에 결합된다. BL 및 WBL 상의 전압 레벨들을 변동시킴으로써, 인버터들 각각의 개별적인 n-채널 트랜지스터들의 바이어싱(biasing)은 셀에 기록될 데이터에 기초하여 변경될 수 있다. 다양한 바이어싱 시스템들이 제시되어, SRAM 셀 메모리 상태는 더 큰 트랜지스터 소자들이 셀 상태를 오버파워하는 것을 필요로 하지 않으면서 변경될 수 있다. |
