一种时间交织流水线模数转换器

摘要

本实用新型公开了一种时间交织流水线模数转换器。该ADC结构具有四级或四级以上的子电路。其中，流水线Stage1采用了传统流水线模数转换器的结构。流水线Stage1包含一个Sub-adc、Sub-dac和余量放大器电路。流水线Stage2、流水线Stage3除了包含上述流水线Stage1的子电路外，还包括信号通路chA、信号通道chB。流水线Backend包含一级或多级类似流水线Stage2、流水线Stage3的子电路和一级FLASH电路。本实用新型和传统的流水线模数转换器相比，本实用新型在固定的采样率下，通过增加各级余量放大器的建立时间，来降低运放单位带宽增益积要求，从而减小各级运放的功耗。

主权项

一种时间交织流水线模数转换器，包含流水线Stage1、流水线Stage2、流水线Stage3、流水线Backend，其特征在于：流水线Stage1的余量放大相位占据了大部分的量化周期，降低对运算放大器的增益带宽积的要求；流水线Stage2增加了一个信号通路，采样流水线Stage1的输出；流水线Stage3跟流水线Stage2具有相同的电路结构；流水线Backend包含一级或多级流水线ADC。