| 发明名称 |
三维堆叠式半导体积体电路 |
| 摘要 |
|
| 申请公布号 |
TWI514376 |
申请公布日期 |
2015.12.21 |
| 申请号 |
TW100101768 |
申请日期 |
2011.01.18 |
| 申请人 |
海力士半导体股份有限公司 |
发明人 |
尹泰植;丘泳埈 |
| 分类号 |
G11C11/4063;H01L23/48;H01L27/02 |
主分类号 |
G11C11/4063 |
| 代理机构 |
|
代理人 |
赖安国 台北市信义区东兴路37号9楼;王立成 台北市信义区东兴路37号9楼 |
| 主权项 |
一种三维堆叠式半导体积体电路，其包含：一主控片层；复数从属片层；以及复数矽穿孔，其用于连接该主控片层至该等复数从属片层，该等复数矽穿孔中至少一者配置成由该主控片层传送一作业控制信号至该等复数从属片层，其中该等复数矽穿孔中该至少一者配置成由该等复数从属片层所共用，其中，该等从属片层中之一者配置成藉由来自该主控片层的一从属选择信号所选择，且被选择的该等从属片层中之一者配置成接收该作业控制信号。
|
| 地址 |
南韩 |
