| 摘要 |
<p>실시예에 따른 반도체 소자는, 씨모스 영역 및 바이폴라 영역이 정의된 반도체 기판; 상기 씨모스 영역에 형성된 제1 소자분리막에 의해 분리된 제1 엔웰 및 제1 피웰; 상기 제1 엔웰에 형성된 피모스 소자 및 제1 피웰에 형성된 엔모스 소자; 상기 바이폴라 영역에 형성된 딥 피웰; 상기 딥 피웰의 일부가 노출되도록 상기 딥 피웰에 형성된 제2 엔웰; 상기 딥 피웰과 상기 제2 엔웰 사이에 형성되어 이미터 예정영역을 정의하는 제2 소자분리막; 상기 딥 피웰에 제2형 불순물로 형성된 이미터; 상기 제2 엔웰에 베이스 예정영역 및 컬렉터 예정영역을 정의하는 제3 소자분리막; 상기 제2 및 제3 소자분리막 사이의 상기 제2 엔웰에 제2형 불순물로 형성된 컬렉터; 및 상기 제3 소자분리막 일측의 상기 제2 엔웰과 상기 제3 소자분리막 타측의 상기 제2 엔웰에 걸쳐 형성되고 그 바닥면이 상기 이미터와 접하도록 제1형 불순물로 형성된 베이스를 포함한다.</p> |
