| 摘要 |
Устройство для определения возможности параллельного выполнения итераций цикла, содержащее матрицу 1 из m строк и n столбцов элементов однородной среды, блок 5 памяти, входы установки матрицы 1 элементов однородной среды соединены с входом 13 установки устройства, вход управления записью блока 5 памяти соединен с входом 9 управления записью устройства, информационные выходы элементов i-й строки (i=1) матрицы 1 элементов однородной среды соединены с i-м информационным входом блока 5 памяти, выход которого соединен с информационным выходом 12 устройства, а также дополнительно введенный блок 41 определения возможности параллельного выполнения итераций цикла, содержащий матрицу 14 из (i.j) (i=l,2,...,N, j=l,2,...,M) D-триггеров синхронизации записи входных данных, тактовый генератор 15, счетчик импульсов стробирования загрузки исходных данных 16, первый дешифратор номера строба 17, счетчик номера обрабатываемой строки 18, второй дешифратор формирования сигналов разрешения загрузки СЕ 19, компаратор определения последней строки 20, первое однопортовое ОЗУ 24 формирования вектора входных переменных, второе однопортовое ОЗУ 25 формирования вектора выходных переменных, 2 D триггера 26,28, три элемента ИЛИ 21,22,32, два элемента И 27-28, элемент 23 сложения по модулю 2, три элемента сравнения с 0 30-32, элемент задержки 33, причем информационные входы матрицы 14 из (i.j) (i=l,2,...,N, j=l,2,...,M) D-триггеров синхронизации записи входных данных соединены с соответствующими выходами матрицы элементов однородной среды, на синхровходы матрицы из (i.j) (i=l,2,...,N, j=l,2,...,M) D-триггеров синхронизации записи входных данных подается сигнал со входа управления записью устройства, на вход та� |
