| 摘要 |
<p>멀티 비트 셀을 포함하는 반도체 메모리 장치에서 리드 에러를 최소화할 수 있는 리드 전압 설정 방법 및 그 장치가 개시된다. 본 발명의 실시예에 따른 리드 전압 설정 방법은 각 전압 상태에 대응하는 전압 산포의 통계적인 값에 기초하여 에러 발생 비트의 수를 최소로 할 수 있는 리드 전압을 설정할 수 있다. 또한, 본 발명의 실시예에 따른 리드 전압 설정 방법은, 종래의 방법들을 이용하여 산출된 리드 전압들을 적절하게 오프셋 보상함으로써 에러 발생 비트의 수를 최소로 할 수 있는 리드 전압을 설정할 수 있다.</p> |
