多处理器共享外设电路实现方法及其电路

摘要

本发明公开一种多处理器共享外设电路实现方法及电路，每个硬件加速器外设均接有一个总线开关对来自不同处理器的总线进行切换，处理器在使用硬件加速器时先发出总线申请，总线开关根据该模块的工作状态决定是否允许该处理器的访问；当硬件加速器的一次数据处理并搬运完成后，处理器发出总线释放命令以允许该加速器的下一次使用；对于访问频繁的控制寄存器外设，多处理器的总线采用同步电路进行合并，实现共享外设的同时还简化了系统设计，具有较高的通信效率；还可以确保硬件加速器正在进行一次数据处理过程中不会被另一个处理器中断，一旦总线被一个处理器占用，直到总线释放之前都不会有新的总线仲裁和切换动作。而且电路结构简单，设计合理。

主权项

1、多处理器共享外设电路实现方法，特征在于：每个硬件加速器均接有一个总线开关对来自不同处理器的总线进行切换，处理器在使用硬件加速器时先发出总线申请，总线开关根据硬件加速器的工作状态决定是否允许该处理器的访问；当硬件加速器的一次数据处理并搬运完成后，处理器发出总线释放命令以允许该硬件加速器的下一次使用；对于访问频繁的控制寄存器外设，采用总线同步电路对来自不同处理器的总线进行合并，将每个处理器的总线同步到同一个时钟域，根据优先级先后顺序将多个处理器的总线合并成为一条总线对控制寄存器外设进行访问，并确保多个处理器不会在同一时刻访问同一控制寄存器外设。