先进先出存储器

摘要

本发明提供一种先进先出存储器，包括：一缓冲单元，包含多个用于存储数据的单元格；一输出控制电路，依据一读取指针与一读取字节数读取所述缓冲单元存储的数据。输出控制电路包含：一选择信号产生模块，根据所述读取指针与读取字节数产生多个选择信号；以及一数据输出模块，依据所述多个选择信号与读取指针，由所述缓冲单元中读取相应单元格的数据，并作为所述先进先出存储器的输出数据输出。本发明所述的先进先出存储器，大大降低了读取指针与写入指针的负载，避免使用复杂的驱动电路，从而降低了控制电路复杂度和传输门的数目，且具有相对较小的面积和较高的数据传输速度。

主权项

1.一种先进先出存储器，其特征在于，包括：一缓冲单元，包含多个用于存储数据的单元格；一输入控制电路，依据一写入指针与一写入字节数，将接收的数据存入所述缓冲单元，所述输入控制电路包含：一单元格选择模块，依据所述写入指针与所述写入字节数，将即将用于存储数据的单元格激活；以及一排序模块，依据所述写入指针将接收的数据存入被激活的单元格中；以及一输出控制电路，依据一读取指针与一读取字节数读取所述缓冲单元存储的数据，所述输出控制电路包含：一选择信号产生模块，根据所述读取指针与所述读取字节数产生多个选择信号；以及一数据输出模块，依据所述多个选择信号由所述缓冲单元中读取多个存储地址连续的数据，并依据所述读取指针由所述多个存储地址连续的数据中选择输出所述先进先出存储器的输出数据。