发明名称 |
堆叠式芯片封装结构及其制作方法 |
摘要 |
一种堆叠式芯片封装结构,包括一芯片承载器、一第一芯片、一第二芯片、一第三芯片与一绝缘材料。芯片承载器包括二芯片座以及多个环绕这两个芯片座的引脚。第一芯片配置于其中一芯片座上。第二芯片配置于另一芯片座上。其中,第一芯片与第二芯片通过打线接合技术与这些引脚电性连接。第三芯片横跨于第一芯片与第二芯片之间,且第三芯片分别与第一芯片及第二芯片电性连接。绝缘材料配置于芯片承载器上,以包覆第一芯片、第二芯片与第三芯片,且填充于这两个芯片座与各引脚之间。 |
申请公布号 |
CN101587884A |
申请公布日期 |
2009.11.25 |
申请号 |
CN200810109152.X |
申请日期 |
2008.05.23 |
申请人 |
日月光半导体制造股份有限公司 |
发明人 |
庄耀凯;钟智明;刘千;刘昭成 |
分类号 |
H01L25/00(2006.01)I;H01L23/488(2006.01)I;H01L23/31(2006.01)I;H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L25/00(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
汤保平 |
主权项 |
1.一种堆叠式芯片封装结构,其特征在于,包括:一芯片承载器,具有一第一表面以及与其相对应的一第二表面,且该芯片承载器包括二芯片座以及多个环绕二该芯片座的引脚;一第一芯片,配置于其中一该芯片座上;一第二芯片,配置于另一该芯片座上,其中该第一芯片与该第二芯片以多条第一导线与所述引脚电性连接;一第三芯片,横跨于该第一芯片与该第二芯片之间,且该第三芯片与该第一芯片及该第二芯片电性连接;以及一绝缘材料,配置于该芯片承载器上,以包覆该第一芯片、该第二芯片与该第三芯片,且填充于二该芯片座与各该引脚之间。 |
地址 |
台湾省高雄市 |