一种频率合成器芯片版图结构

摘要

本发明公开了一种频率合成器芯片版图结构，属于集成电路设计技术领域。所述频率合成器芯片版图由第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区组成；第一版图区、第二版图区、第三版图区、第四版图区和第五版图区位于频率合成器芯片版图的；第一版图区与第二版图区相连，第二版图区与第五版图区相连，第二版图区与第四版图区相连，第四版图区与第三版图区相连，第四版图区与第五版图区相连；第六版图区平均分布在频率合成器芯片版图的四周和四个角上。本发明频率合成器芯片各个版图区布局固定，位置布局合理，优化了频率合成器芯片的设计，从而减小了数字噪声对模拟/射频电路的干扰，使数字模拟信号不互相干扰。

主权项

1.一种频率合成器芯片版图结构，其特征在于，所述频率合成器芯片版图由第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区组成；所述第一版图区、第二版图区、第三版图区、第四版图区和第五版图区位于所述频率合成器芯片版图的中央；所述第一版图区与第二版图区相连，所述第二版图区与第五版图区相连，所述第二版图区与第四版图区相连，所述第四版图区与第三版图区相连，所述第四版图区与第五版图区相连；所述第六版图区平均分布在所述频率合成器芯片版图的四周和四个角上。