发明名称 芯片尺寸封装的结构与其形成方法
摘要 拾取与置放标准晶粒于一新的基底之上以得到一比传统的晶圆上的晶粒之间的距离更适当与更宽广的距离。一种芯片尺寸封装的形成方法,包括:分割一晶圆上的晶粒成为复数晶粒,然后,挑选与置放上述复数晶粒于一基底之上并且填入一第一材料层于上述基底上的复数晶粒之间。一具有第一开口的介电层是图案化以暴露上述晶粒的一第一导线的一部分。形成第二介电层于该第一介电层之上且暴露该晶粒的一第一导线的一部分,以形成第二开口。填入导线材料于第一与第二开口及第二介电层之上,以形成第二导线。形成一第二材料层于该第二导线与该第二介电层之上且暴露该第二导线之一部分之上,以形成一第三开口。接着,煅烧焊接球于上述第三开口之上。
申请公布号 CN100470742C 申请公布日期 2009.03.18
申请号 CN200410098100.9 申请日期 2004.11.30
申请人 育霈科技股份有限公司 发明人 杨文焜
分类号 H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L21/54(2006.01)I;H01L21/28(2006.01)I;H01L21/768(2006.01)I;H01L21/56(2006.01)I;H01L23/12(2006.01)I;H01L23/498(2006.01)I 主分类号 H01L21/50(2006.01)I
代理机构 中科专利商标代理有限责任公司 代理人 汤保平
主权项 1. 一种芯片尺寸封装的形成方法,其特征在于,包括:分割一晶圆上的晶粒成为多个晶粒;提供一基底;挑选与置放该多个晶粒于一基底之上;填入一第一材料层于该基底上的该多个晶粒之间;形成一第一导线于该多个晶粒上,其中该第一导线由化学气相沉积、物理气相沉积、溅镀或蒸镀的方法来形成;形成一介电层于该多个晶粒之上且暴露该晶粒的该第一导线的一部分,以形成一第一开口;形成一第二介电层于该第一介电层之上且暴露该晶粒的一第一导线的一部分,以形成一第二开口;填入一导线材料于该第一与第二开口及该第二介电层之上,以形成一第二导线;形成一第二材料层于该第二导线与该第二介电层之上且暴露该第二导线的一部分之上,以形成一第三开口;以及锻烧焊接球于该第三开口之上;其中该基底的材质包括金属、合金42或玻璃,其中该金属包括厚度200-300微米的铁、钴、镍与其组合。
地址 台湾省新竹县