发明名称 根据指令对数据执行运算的方法、处理器和系统
摘要 一种处理器具有分别含有第一与第二分组数据的第一与第二存储器。各分组数据包含第一、第二、第三与第四数据元素。一个乘-加电路耦合在第一与第二存储区上。乘-加电路包含第一(810)、第二(811)、第三(812)及第四乘法器(813),其中各乘法器接收一组对应的所述数据元素。乘-加电路还包含耦合在第一与第二乘法器(810,811)上的第一加法器(850)及耦合在第三与第四乘法器(812,813)上的第二加法器(851)。第三存储区(871)耦合在加法器(850,851)上。第三存储区(871)包含第一与第二字段分别用于保存第一与第二加法器(850,851)的输出,作为第三分组数据的第一与第二数据元素。
申请公布号 CN100465874C 申请公布日期 2009.03.04
申请号 CN03120299.3 申请日期 1996.08.07
申请人 英特尔公司 发明人 A·D·佩勒;M·米塔尔;L·M·曼内梅尔;B·艾坦;C·杜龙;小鹫英一;W·维特;D·C·林;A·宾达尔;S·A·费彻;T·H·贝
分类号 G06F7/00(2006.01);G06F7/52(2006.01);G06F15/00(2006.01);G06F15/76(2006.01) 主分类号 G06F7/00(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 王忠忠
主权项 1.一种根据第一指令对数据执行运算的方法,包括以下步骤:接收所述第一指令,所述第一指令的指令格式包括第一操作码、第一字段和第二字段,所述第一字段表示具有第一分组数据的第一存储器区,第一分组数据具有至少包括A1、A2、A3和A4作为数据元素的第一多个数据元素,所述第二字段表示具有第二分组数据的第二存储器区,第二分组数据具有至少包括B1、B2、B3和B4作为数据元素的第二多个数据元素,所述第一和第二多个数据元素中的每个所述数据元素长度都为以位数表示的第一长度;及通过执行(A1×B1)+(A2×B2)运算以产生第三分组数据的第一数据元素,并执行(A3×B3)+(A4×B4)运算以产生所述第三分组数据的第二数据元素,从而对所述第一指令作出响应,把位数长度至少为所述第一长度4倍的所述第三分组数据存储在目标存储器区中,其中每个所述第一和第二数据元素的位数长度至少为所述第一长度的2倍。
地址 美国加利福尼亚州