| 发明名称 | 在集成电路芯片上实现信号处理功能的方法及逻辑模块 | ||
| 摘要 | 本发明涉及一种实现最高效率最小能耗的集成电路逻辑模块的系统和方法。在一个典型的实施例中，实现一个或多个数字信号处理功能的方法包括确定一个或多个与生成最优逻辑模块相关联的参数。所述一个或多个参数包括该逻辑模块的电路面积和通过该逻辑模块关键路径的处理时间。在另一个典型的实施例中，这种系统包含有采用了排列成树状结构的4个全加器的逻辑模块。在又一个实施例中，这种逻辑模块包括用于提供最高效率最低能耗的进位保留累加器。 | ||
| 申请公布号 | CN100449553C | 申请公布日期 | 2009.01.07 |
| 申请号 | CN200610002538.1 | 申请日期 | 2006.01.05 |
| 申请人 | 美国博通公司 | 发明人 | 克里斯琴·卢特凯梅耶 |
| 分类号 | G06F17/50(2006.01) | 主分类号 | G06F17/50(2006.01) |
| 代理机构 | 深圳市顺天达专利商标代理有限公司 | 代理人 | 蔡晓红 |
| 主权项 | 1、一种在集成电路芯片上实现信号处理功能的方法，其特征在于，包括：为该集成电路芯片上的一个或多个逻辑模块中的一个或多个单元的每个单元采用最小的单元面积，从而使该一个或多个逻辑模块的每个逻辑模块的效率最大化；在该一个或多个逻辑模块中的每个逻辑模块中采用4个进位保留加法器；其中，所述效率的计算式是<math><mrow><mi>η</mi><mo>=</mo><mfrac><msub><mi>n</mi><mi>add</mi></msub><mrow><msub><mi>T</mi><mi>c</mi></msub><mi>A</mi></mrow></mfrac></mrow>其中，nadd为逻辑模块执行加法的次数，Tc为逻辑模块执行nadd次加法所需要的周期时间，A是实现该逻辑模块所需要的电路面积。 | ||
| 地址 | 美国加州 | ||