外围设备互连总线除错装置及方法

摘要

一种外围设备互连(PCI)总线除错装置及方法。该装置包括一地址/数据锁存及译码电路、一地址/数据译码电路、一单步运行电路及一系统资料显示电路。地址/数据锁存及译码电路，用于锁存在PCI总线周期内上电自检产生的二进制地址及数据，并将该二进制地址及数据进行译码。单步运行控制电路，用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行，使得译码后的地址及数据处于显示并保持状态。系统资料显示电路，用于将来自地址/数据锁存及译码电路的地址及数据进行显示。本装置可实现总线周期期间锁存的地址、数据显示并保持于显示器上，从而为系统设备除错提供依据。

主权项

1.一种PCI总线除错装置，可以将总线周期期间锁存的地址、数据显示并保持，从而为除错提供依据，其特征在于，该装置包括：一地址/数据锁存及译码电路，用于锁存在PCI总线周期内上电自检产生的二进制地址及数据，并将该二进制地址及数据进行译码；一单步运行控制电路，其包括一单步控制信号产生电路，一地址比较电路及一切换开关，该单步控制信号产生电路用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行，该地址比较电路用于比较PCI总线上的地址与预先设定的地址是否相同，该切换开关用于触发单步运行控制信号产生电路产生单步运行结束信号，该单步运行状态包括一起始状态、一控制地址/数据锁存及译码电路执行的抓值状态、一使得译码后的地址及数据处于显示并保持的侦错状态及一可切换到起始状态的重置状态；及一系统资料显示电路，用于将来自地址/数据锁存及译码电路译码后的地址及数据进行显示。