发明名称 半导体器件制造方法
摘要 本发明揭示一种半导体器件的制造方法,其特征在于,包括下列工序:在半导体基片上形成绝缘膜的工序;在所述绝缘膜上形成由上电极、电容绝缘膜、以及下电极所组成的电容元件的工序,形成所述电容元件的工序包括下列工序:在所述绝缘膜上形成下电极膜的工序;通过蚀刻所述下电极膜形成所述下电极的工序;在所述下电极上形成由强电介质材料制成的电容绝缘膜的工序;在所述电容绝缘膜上形成上电极膜的工序;通过利用上电极形成用掩模对所述上电极膜进行蚀刻,形成所述上电极的工序;以及利用所述电容绝缘膜的端部比所述上电极端部大0.1μm以上的电容绝缘膜用掩模对所述电容绝缘膜进行干式蚀刻的工序。
申请公布号 CN100403520C 申请公布日期 2008.07.16
申请号 CN200410078515.X 申请日期 1996.06.21
申请人 松下电器产业株式会社 发明人 有田浩二;松田明浩;长野能久;那须徹;藤井英治
分类号 H01L21/822(2006.01);H01L21/8239(2006.01) 主分类号 H01L21/822(2006.01)
代理机构 上海专利商标事务所有限公司 代理人 沈昭坤
主权项 1.一种半导体器件制造方法,其特征在于,包括下列工序:在半导体基片上形成绝缘膜的工序;在所述绝缘膜上形成由上电极、由强电介质膜或具有高介电常数的电介质膜制成的电容绝缘膜、以及下电极组成的电容元件的工序;形成一覆盖所述电容元件、具有到达所述下电极的第一开口以及到达所述上电极的第二开口的保护膜的工序;形成分别通过所述第一开口与所述下电极连接和通过所述第二开口与所述上电极连接的电极布线的工序;以及在所述电容绝缘膜上形成包含到达所述下电极的第一开口的第三开口的工序,其中,形成所述电容元件的工序包括下列工序:在所述绝缘膜上形成下电极膜的工序;通过蚀刻所述下电极膜形成所述下电极的工序;在所述下电极上形成由强电介质材料制成的电容绝缘膜的工序;在听述电容绝缘膜上形成上电极膜的工序;以及通过利用上电极形成用掩模对所述上电极膜进行蚀刻,形成所述上电极的工序。
地址 日本国大阪府