发明名称 在汇流排上致能多处理器环境的装置和方法
摘要 一种致能多个器件在要求动态阻抗控制的汇流排上相接在一起的技术。在一个实施例中,提供一种在汇流排上致能多器件环境的装置,其中该汇流排要求主动终端阻抗控制。该装置包括第一节点和多处理器逻辑电路。第一节点接收相应器件处于汇流排的物理末端的指示。多处理器逻辑电路耦接到所述第一节点。多处理器逻辑电路根据所述指示控制如何驱动第二节点,其中所述第二节点耦接到汇流排。
申请公布号 TWI320891 申请公布日期 2010.02.21
申请号 TW095137345 申请日期 2006.10.11
申请人 威盛电子股份有限公司 发明人 达鲁斯D 嘉斯金斯;詹姆斯R 隆柏格
分类号 G06F13/37;G06F13/38 主分类号 G06F13/37
代理机构 代理人 洪澄文;颜锦顺
主权项 一种在汇流排上致能多器件环境的装置,该汇流排要求主动终端阻抗控制,该装置包括:第一节点,用来接收相应器件处于汇流排的物理末端的指示;和耦接到该第一节点的多处理器逻辑电路,被配置成根据所述指示控制如何驱动第二节点,其中所述第二节点耦接到汇流排。
地址 台北县新店市中正路535号8楼