发明名称 |
非易失性存储器串行核心体系结构 |
摘要 |
一种具有用于以串行位流从至少一个存储体接收数据和提供数据到至少一个存储体的串行数据接口和串行数据路径核心的存储器系统。存储体被分为两个半部,其中每一半部分为上部扇区和下部扇区。每一扇区并行提供数据到具有集成自列译码电路的共享二维页面缓冲器。存储体内的串行到并行数据转换器从任一半部存储体耦合并行数据到串行数据路径核心。具有集成的自列译码电路的共享的二维页面缓冲器最小化了对于每一存储体的电路和芯片面积开销,并且串行数据路径核心降低了典型用于布线宽数据总线的芯片面积。因此,与具有相同密度的单个存储体的系统相比较,无需增加显著的对应芯片面积,就可以实现多个存储体系统。 |
申请公布号 |
CN101553876A |
申请公布日期 |
2009.10.07 |
申请号 |
CN200780043552.9 |
申请日期 |
2007.11.26 |
申请人 |
莫塞德技术公司 |
发明人 |
金镇祺 |
分类号 |
G11C7/10(2006.01)I;G11C16/02(2006.01)I;G11C8/18(2006.01)I;H03M9/00(2006.01)I |
主分类号 |
G11C7/10(2006.01)I |
代理机构 |
北京泛华伟业知识产权代理有限公司 |
代理人 |
王 勇;姜 华 |
主权项 |
1、一种存储器系统,包括:存储体,用于响应读取操作来提供串行位流读取数据和响应写操作来接收串行位流写数据;和串行数据路径,用于在所述存储体和输入/输出接口之间耦合所述串行位流读取数据和所述串行位流写数据。 |
地址 |
加拿大安大略省 |