信号采样保持电路

摘要

本发明公开了一种信号采样保持电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、采样电容Cs及控制器，第一PMOS管与第三PMOS管连接形成第一节点，第二PMOS管与第四PMOS管连接形成第二节点，第一节点和第二节点之间连接有采样电容，第一PMOS管和第三PMOS管衬底浮置，在采样阶段，第一PMOS管和第三PMOS管导通，并在输入信号中进行采样，将信号采样到采样电容Cs；在转移阶段，控制器控制第二PMOS管和第四PMOS管导通，对采样电容的电荷进行输出。本发明的信号采样保持电路，使PMOS管的衬底浮置，保证PMOS管不会因栅压过大被击穿，并有效采集负信号。

主权项

一种信号采样保持电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、采样电容Cs及控制器(22)，所述控制器与所述第一PMOS管、第二MOS管、第三PMOS管及第四PMOS管连接进行控制，所述第一PMOS管接收输入信号，所述第一PMOS管与第三PMOS管连接形成第一节点，所述第二PMOS管与所述第四PMOS管连接形成第二节点，所述第一节点和第二节点之间连接有采样电容，其特征在于，所述第一PMOS管和第三PMOS管衬底浮置，在采样阶段，所述第一PMOS管和第三PMOS管导通，并在输入信号中进行采样，将信号采样到采样电容Cs；在转移阶段，所述控制器控制第二PMOS管和第四PMOS管导通，对采样电容的电荷进行输出；所述信号采样保持电路还包括第一自举电路，所述第一自举电路与所述第一PMOS管的栅极连接，所述自举电路将所述控制器传输的控制信号转化成自举控制信号后传输给所述第一PMOS管；所述信号采样保持电路还包括第二自举电路，所述自举电路与所述第三PMOS管的栅极连接，所述自举电路将所述控制器传输的控制信号转化成自举控制信号后传输给所述第三PMOS管。