采样率转换方法及其电路

摘要

本发明的课题是解决在具有采样频率不同的多个输入数据的情况下，通过对多个FIR运算电路进行共用化来削减电路面积、以及在输入频率和输出频率之间的倍率不是整数比的情况下的重采样所引起的信号劣化的课题。作为解决手段，在过采样单元(31～37)中，进行对于输入数据(D1(Fs1))的过采样，输出输出数据(D1’(Fs’))。输入定时计时器(41)基于输入定时信号(CK1)计算输入/输入时间。输出定时计时器(42)以及乘法器(43)基于输出定时信号(CK’)和输入定时信号(CK1)，计算输入/输出时间，将该输入/输出时间和过采样倍数(W)相乘来求出乘法运算结果。除法器(44)对乘法运算结果除以输入/输入时间来求出采样位置。系数生成器(34)基于采样位置生成滤波系数而提供给乘法器(35)。

主权项

一种采样率转换方法，其特征在于，进行如下处理：过采样处理，将输入数据和与其同步的输入定时信号内的所述输入数据存储在存储器中，将存储在所述存储器中的所述输入数据和滤波系数相乘来求出第一乘法运算结果，对所述第一乘法运算结果进行累加来求出累加结果，将所述累加结果再次存储在所述存储器中，同时将对所述输入数据的频率进行过采样后的所述累加结果输出到外部作为输出数据；输入/输入时间计算处理，基于所述输入定时信号，计算作为所述输入定时信号的间隔的输入/输入时间；乘法运算结果计算处理，基于对所述输出数据的输出定时信号和所述输入定时信号，计算从所述输入定时信号的输入开始到所述输出定时信号的输出为止的输入/输出时间，将所述输入/输出时间和过采样倍数相乘来求出第二乘法运算结果；除法运算处理，将所述第二乘法运算结果除以所述输入/输入时间来求出采样位置；以及系数生成处理，基于所述采样位置生成所述滤波系数，提供给所述过采样处理。