半导体器件

摘要

本发明提供一种高速缓冲存储器，其中，在具有有效位的高速缓冲存储器中，通过改良有效位的存储器单元中的电路结构，以实现能够以高速进行无效化处理。本发明提供一种在存储器单元中设有具有能够使无效化处理高速化的功能的高速缓冲存储器。本发明的一个形式是一种包括有效位的存储器单元的半导体器件，其中两个反相器串联连接为环状，N型晶体管的漏极连接到任一反相器的输出信号线，并且N型晶体管的栅极连接到CPU的复位信号线，N型晶体管的源极连接到接地线，通过将CPU的复位信号输入到栅极中，来确定存储器单元的初始值。

主权项

一种半导体器件，包括：包括用于保持数据的第一反相器及第二反相器的反相器电路；与所述第一反相器及所述第二反相器连接的接地线；以及，与所述第一反相器的输出部分或所述第二反相器的输出部分以及所述接地线连接的晶体管、电阻元件、以及电容元件中的至少一个。