| 发明名称 | 制造半导体器件的方法 | ||
| 摘要 | 本发明涉及一种制造半导体器件的方法。提供了一种包括元件隔离膜的半导体器件，其在距离衬底表面的高度尺寸上表现出很小的变化，并且具有距离衬底表面的期望的高度尺寸。制造半导体器件(1)的工艺包括：在半导体衬底(11)上，配置预定图案的氮化硅膜(13)和覆盖氮化硅膜(13)的保护膜(14)；利用保护膜(14)作为掩模选择性地蚀刻半导体衬底(11)，从而形成沟槽部分(111)；去除保护膜(14)以暴露氮化硅膜(13)；淀积元件隔离膜(16)，以用其填充沟槽部分(111)并覆盖氮化硅膜(13)；通过对形成在氮化硅膜(13)上的元件隔离膜(16)进行抛光从而将其去除，直到暴露出氮化硅膜(13)；以及去除氮化硅膜(13)。 | ||
| 申请公布号 | CN1953155B | 申请公布日期 | 2010.05.12 |
| 申请号 | CN200610136123.3 | 申请日期 | 2006.10.16 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 满生彰;中山知士;藤田修 |
| 分类号 | H01L21/762(2006.01)I | 主分类号 | H01L21/762(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 关兆辉;陆锦华 |
| 主权项 | 一种制造半导体器件的方法，包括：在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜，所述保护膜是非晶碳膜；利用所述保护膜作为掩模选择性地蚀刻该半导体衬底，以在如下蚀刻选择比的条件下进行蚀刻来形成沟槽部分，所述蚀刻选择比被表示为：(所述半导体衬底的蚀刻速率)/(所述保护膜的蚀刻速率)等于或高于5；去除所述保护膜以暴露所述氮化硅膜；淀积元件隔离膜，以用其填充所述沟槽部分并覆盖所述氮化硅膜；通过对形成在所述氮化硅膜上的元件隔离膜进行抛光从而将该元件隔离膜去除，直至暴露出所述氮化硅膜；和去除所述氮化硅膜。 | ||
| 地址 | 日本神奈川 | ||