一种嵌入式双核互补微处理器的结构方法

摘要

本发明提供一种嵌入式双核互补微处理器的组成与结构方法。该双核互补微处理器由两个不同原理、不同结构和不同功能的自适应任意R进制数据处理核(内核I)和二进制数据处理核(内核II)、定时器/计数器I、定时器/计数器II，以及两核公共的程序计数器(PC)、指令分配器(IR)、通用寄存器组、数据交换寄存器组、脉冲源/分频/启停电路、Cache/EPROM、地址总线(AB)、数据总线(DB)、控制总线(CB)等功能部件构成。该双核互补微处理器可实现功能互补，不仅直接可处理二进制数据和二值逻辑，特别是可直接处理任意R进制数据和任意R值逻辑，而且还可直接处理任意模拟信号。有关研究2006年获得湖南省教育厅科研立项(06A003)。

主权项

一种嵌入式双核互补微处理器，其特征包括：该嵌入式双核互补微处理器的结构。它由两个不同原理、不同结构、不同机制、不同功能的自适应任意R进制数据处理核(内核I)和二进制数据处理核(内核II)，定时器/计数器I、定时器/计数器II，以及两核公共的程序计数器(PC)、指令分配器(IR)、通用寄存器组、数据交换寄存器组、脉冲源/启停/分频电路、Cache/EPROM、地址总线(AB)、数据总线(DB)、控制总线(CB)等功能部件组成。该嵌入式双核互补微处理器的指令分配器(IR)。它负责向内核I和内核II分配要执行的指令。指令系统的全部指令均采用单字节指令，即：I7I6I5I4I3I2I1I0。并确定其中一位或多位作为指令识别码。指令识别码的位数视内核数量而定。如确定每条指令码的I7位为指令识别码，当I7＝0时，表示该指令为内核I的指令；当I7＝1时，表示该指令为内核II的指令。指令分配器(IR)根据指令识别码(I7)的状态将要执行的指令分配给内核I或内核II。指令通过输入控制门④送入指令分配器(IR)中。指令分配器(IR)的输出分两路，一路通过控制门①与内核I中的IR1相连接，另一路通过控制门②与内核II中的IR2相连接，这两个控制门均由指令识别码控制，不同的是指令分配器(IR)与内核I中IR1之间的控制门由指令识别码的反码控制，而指令分配器(IR)与内核II中的IR2之间的控制门则由指令识别码的原码控制。该嵌入式双核互补微处理器的数据交换寄存器(如Rd1、Rd2)，均为8位二值寄存器。内核II将要传送给内核I的数据分时输入Rd1寄存器中，Rd1的输出连接内核I中的D/A输入端。内核I将传送给内核II的数据需先经A/D转换后再输入Rd2寄存器中，由Rd2送至内核II。内核I和内核II通过这两个专用寄存器进行数据交换。若内核数量增多，数据交换寄存器的数量也随之增多。