结构化ASIC器件的时钟信号网络

摘要

结构化ASIC器件的时钟分配电路包括一个确定部分和多个可配置部分。所述确定部分利用预定布置的导线段和缓冲器，用于将时钟信号分配到器件上的多个预定位置。从每个预定的位置，时钟分配电路的关联的可配置部分将时钟信号分配给任何时钟利用电路，该时钟利用电路在结构化ASIC的预定区域需要这个时钟信号，该结构化ASIC由那个预定的位置提供服务。

主权项

一种用于结构化专用集成电路的时钟分配电路，包括：一确定部分，其可用于将时钟信号分配到所述结构化专用集成电路上彼此间隔的多个预定位置中的任何预定位置；和多个可配置部分，每个可配置部分与相应一个所述预定位置相关联，用于在相关联的所述预定位置将从所述确定部分接收到的时钟信号分配到时钟利用电路，该时钟利用电路可处于预定区域内的多个位置中的任何位置，该预定区域与相关联的所述预定位置相邻，其中所述结构化专用集成电路上的逻辑元件可操作用于为所述时钟利用电路提供缓冲器电路，以及在其不提供所述缓冲器电路时为所述时钟利用电路提供逻辑功能。