半导体存储装置

摘要

本发明是多端口SRAM存储单元，其第一端口的存取晶体管N3配置于p型阱PW0内，并且第二端口的存取晶体管N6配置于p型阱PW1内。另外，配置在存储单元内的所有的晶体管门电路在同一方向上延伸。借此结构，可获得这样的半导体存储装置，其在多端口SRAM存储单元或联想存储器中具有可缩短位线且提高了制造上的偏差容限的低功率消耗型SRAM存储单元。

主权项

一种具有形成有静态存储单元的存储单元区域的半导体存储装置，其特征在于，所述存储单元包括：第一反相器，其由第一导电型的第一驱动晶体管及第二导电型的第一负载晶体管构成；第二反相器，其由第一导电型的第二驱动晶体管及第二导电型的第二负载晶体管构成，上述第一反相器的输出端子和上述第二反相器的输入端子电连接构成第一存储节点，上述第二反相器的输出端子和上述第一反相器的输入端子电连接构成第二存储节点，其还包括：第一导电型第一存取晶体管，其源极与上述第一存储节点电连接，栅极与写入用字线电连接，并且漏极与第一写入用位线电连接；第一导电型第二存取晶体管，其源极与上述第二存储节点电连接，栅极与上述写入用字线电连接，并且漏极与第二写入用位线电连接；第一导电型第一晶体管，其栅极与上述第一存储节点电连接，源极接地；和第一导电型第二晶体管，其栅极与读出用字线电连接，漏极与读出用位线电连接，源极与上述第一晶体管的漏极电连接；所述第一负载晶体管与所述第二负载晶体管形成于第一导电型的第一阱区域，所述第一驱动晶体管、所述第一存取晶体管和所述第二存取晶体管形成于第二导电型的第一阱区域，所述第二驱动晶体管、所述第一晶体管和所述第二晶体管形成于第二导电型的第二阱区域，所述第二导电型的第一阱区域与所述第二导电型的第二阱区域夹着所述第一导电型的第一阱区域，在上述写入用字线以及上述读出用字线延伸的列方向上排列配置，配置于所述存储单元区域内的所有晶体管的栅极都在所述列方向上延伸，所述第一驱动晶体管的栅极与所述第一负载晶体管的栅极用共同的第一栅极配线构成，第二晶体管的栅极用第二栅极配线构成，所述第一存取晶体管的栅极与所述第二存取晶体管的栅极用共同的第三栅极配线构成，所述第二负载晶体管的栅极、所述第二驱动晶体管的栅极、以及所述第一晶体管的栅极用共同的第四栅极配线构成，所述第一栅极配线与所述第二栅极配线配置于同一直线上，所述第三栅极配线与所述第四栅极配线配置于同一直线上。