发明名称 形成半导体元件之细微图案的方法
摘要 一种制造半导体元件之细微图案的方法,其包括:在下底层上形成一厚度为t1的硬光罩图案;在该硬光罩图案上形成一厚度为t2的光可穿透薄膜;在该光可穿透薄膜上形成一光可吸收薄膜;在产生的结构上执行曝光制程而不使用曝光光罩,且控制曝光能量的量以使光达到深度T,其系从沈积在硬光罩图案之光可穿透薄膜的最顶端表面测量到下底层的顶端表面,其中t2<Tt1+t2;在产生的结构上执行显影制程以在硬光罩图案间形成有机光罩图案;以及使用该硬光罩图案和该有机光罩图案作为蚀刻光罩来蚀刻下底层以形成下底层图案。
申请公布号 TWI324793 申请公布日期 2010.05.11
申请号 TW096100667 申请日期 2007.01.08
申请人 海力士半导体股份有限公司 发明人 郑载昌
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 桂齐恒;阎启泰
主权项 一种制造半导体元件之细微图案的方法,该方法包括:在下底层上形成具有一第一间距和厚度t1的硬光罩图案,该硬光罩图案含有一第一结构和一第二结构,该下底层系沈积在一半导体基材上;在该硬光罩图案和该下底层上形成一厚度为t2的光可穿透薄膜;在该光可穿透薄膜上形成一光可吸收薄膜,该光可吸收薄膜具有实质为平面的上表面;在该光可吸收薄膜、光可穿透薄膜、和硬光罩图案上执行曝光制程而不使用曝光光罩,该曝光制程涉及控制曝光能量的量以使光达到深度T,其系从沈积在硬光罩图案之光可穿透薄膜的最顶端表面测量到到下底层的顶端表面,其中t2<Tt1+t2;之后,执行显影制程以在该硬光罩图案之第一和第二结构间形成额外的图案沈积,该额外的图案含有部份的光可穿透薄膜和部份的光可吸收薄膜;以及使用该硬光罩图案和该额外的图案作为蚀刻光罩来蚀刻下底层,该下底层系提供具有一第二间距的下底图案,其中该第二间距系少于该第一间距。
地址 南韩