发明名称 记忆体系统
摘要 本发明公开了用于减小路径距离的球栅阵列配置。一个实施例中,本发明提出一种记忆体系统,包括印刷电路板、记忆体控制器和记忆体。所述印刷电路板包括第一层和第二层。所述记忆体控制器包括连接至所述第一层的第一多个管脚和连接至所述第二层的第二多个管脚。所述记忆体包括连接至所述第一层的第一多个管脚和连接至所述第二层的第二多个管脚。所述第一层包括连接所述记忆体的第一多个管脚与所述记忆体控制器的第一多个管脚的多个连接路径。所述第二层包括连接所述记忆体的第二多个管脚与所述记忆体控制器的第二多个管脚的多个连接路径。
申请公布号 TWI324776 申请公布日期 2010.05.11
申请号 TW095114877 申请日期 2006.04.26
申请人 博通公司 发明人 阿布希吉特 马哈詹;阿里 萨法拉兹
分类号 G11C5/02;H05K1/02 主分类号 G11C5/02
代理机构 代理人 潘海涛
主权项 一种记忆体系统,其特征在于,包括:印刷电路板,所述印刷电路板包括第一层和第二层;记忆体控制器,所述记忆体控制器包括连接至所述第一层的第一多个管脚和连接至所述第二层的第二多个管脚;记忆体,所述记忆体包括连接至所述第一层的第一多个管脚和连接至所述第二层的第二多个管脚;其中,所述第一层包括多个连接所述记忆体的第一多个管脚与所述记忆体控制器的第一多个管脚的连接路径;其中,所述第二层包括多个连接所述记忆体的第二多个管脚与所述记忆体控制器的第二多个管脚的连接路径;所述记忆体的第一多个管脚沿所述记忆体的第一边排列,所述记忆体的第二多个管脚沿所述记忆体的第二边排列,其中所述记忆体的第一边与所述记忆体的第二边完全相对;所述记忆体控制器的第一多个管脚与所述记忆体控制器的第二多个管脚沿所述记忆体控制器的特定边排列;所述记忆体控制器的第一多个管脚比所述记忆体控制器的第二多个管脚更接近所述特定边,且所述记忆体的第一多个管脚比所述记忆体的第二多个管脚更接近所述记忆体控制器;或,所述记忆体控制器的第一多个管脚比所述记忆体控制器的第二多个管脚更接近所述特定边,且所述记忆体的第二多个管脚比所述记忆体的第一多个管脚更接近所述记忆体控制器。
地址 美国