非易失性半导体存储器件

摘要

本发明提供一种非易失性存储器，其能够在将芯片面积的增长抑制到最小的同时实现充分小的划分单位的擦除/写入操作，并且缩短擦除时间。提供物理擦除状态和逻辑擦除状态二者作为每个存储单元的阈值电压分布状态。在逻辑擦除状态中，将存储单元的阈值电压标准改变为高于物理擦除状态的状态。当执行对置于物理擦除状态的存储单元的数据重写时，执行逻辑擦除并将阈值电压标准改变为高电压电平。逻辑擦除仅仅改变阈值电压标准的电压电平。由于没有移动积累在存储单元中的电荷，所以可以高速地且在短时段内完成擦除。

主权项

1.一种非易失性半导体存储器件，包括：具有多个非易失性存储单元的存储单元阵列，所述存储单元阵列被分成多个第一擦除单位，所述多个第一擦除单位分别包括多个第二擦除单位；和控制电路，其根据擦除或写入指令，执行所述存储单元阵列中每个所选存储单元的擦除和写入操作，其中所述控制电路包括第一擦除控制单元和第二擦除控制单元，所述第一擦除控制单元执行所述第一擦除单位的擦除，所述第二擦除控制单元执行所述第二擦除单位的擦除，以及其中所述第二擦除控制单元将在擦除时施加于目标存储单元的电压的绝对值设定成小于所述第一擦除控制单元在擦除时施加于目标存储单元的电压的绝对值，并且使得缩短擦除所需的时间。