发明名称 波特率自适应串行通信中继器的制作方法
摘要 本发明一种波特率自适应串行通信中继器的制作方法属于电子通信领域,特别涉及波特率自适应通信中继器的制作方法。本发明采用第一微控制器、第二微控制器与双口RAM相连接的数据处理方式,将第一微控制器与第一波特率自适应串行通信器件通过信号线连接:将第二微控制器与第二波特率自适应串行通信器件通过信号线连接。第一、第二波特率自适应串行通信器件内部模块包括波特率自适应发生器、信号转换器,并-串数据接收移位器、串-并数据发送移位器、逻辑与门和逻辑非门,均采用可编程器件制作。结构新颖、通信稳定速度高,能自动识别总线上的数据速率,双口RAM作为共享内存。接口灵活方便,易与控制。具有良好的可维护性和扩展性,成本低。
申请公布号 CN101551786A 申请公布日期 2009.10.07
申请号 CN200910011449.7 申请日期 2009.05.05
申请人 大连理工大学 发明人 邱铁;江贺;于玉龙
分类号 G06F13/40(2006.01)I;G06F13/42(2006.01)I;G06F15/167(2006.01)I;G06F17/50(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 大连理工大学专利中心 代理人 关慧贞
主权项 1、一种波特率自适应串行通信中继器的制作方法,其特征是,采用第一微控制器(III)、第二微控制器(IV)与双口RAM(3)相连接的数据处理方式,第一微控制器(III)的引脚P2.2与第二微控制器(IV)的引脚P2.2直接相连接,第一微控制器(III)的引脚P2.3与第二微控制器(IV)的引脚P2.3直接相连接,它们之间直接进行通信联络,实时处理来自第一波特率自适应串行通信器件(I)、第二波特率自适应串行通信器件(II)上的数据;双口RAM(3)作为第一微控制器(III)、第二微控制器(IV)的共享资源,双口RAM(3)的第一数据/地址总线DB1/AB1与第一微控制器(III)的端口P0相连,双口RAM(3)的第二数据/地址总线DB2/AB2与第二微控制器(IV)的端口P0相连;第一微控制器(III)从第一波特率自适应串行通信器件(I)上接收来的数据送入双口RAM(3),这些数据要被第二微控制器(IV)取走,送到第二波特率自适应串行通信器件(II)上;第二微控制器(IV)从第二波特率自适应串行通信器件(II)接收来的数据送入双口RAM(3),这些数据要被第一微控制器III)取走,送到第一波特率自适应串行通信器件(I)上;将第一微控制器(III)与第一波特率自适应串行通信器件(I)通过信号线连接:即第一波特率自适应串行通信器件(I)的外部复位信号引脚RST与第一微控制器(III)的端口引脚P2.4相连,第一波特率自适应串行通信器件(I)的数据发送使能信号TE与第一微控制器III)的端口引脚P2.5相连,第一波特率自适应串行通信器件(I)的用于传输发送数据的并行总线TDB与第一微控制器(III)的端口P3相连,第一波特率自适应串行通信器件(I)的发送完毕标志信号控制引脚TI与第一微控制器(III)的端口引脚P2.6相连,第一波特率自适应串行通信器件(I)的用于传输接收数据的并行总线RDB与第一微控制器(III)的端口P1相连,第一波特率自适应串行通信器件(I)的数据接收完毕标志信号引脚RI与第一微控制器(III)的端口引脚P2.7相连;将第二微控制器(IV)与第二波特率自适应串行通信器件(II)通过信号线连接:即第二波特率自适应串行通信器件(II)的外部复位信号引脚RST与第二微控制器(IV)的端口引脚P2.4相连,第二波特率自适应串行通信器件(II)的数据发送使能信号TE与第二微控制器(IV)的端口引脚P2.5相连,第二波特率自适应串行通信器件(II)的用于传输发送数据的并行总线TDB与第二微控制器(IV)的端口P3相连,第二波特率自适应串行通信器件(II)的发送完毕标志信号控制引脚TI与第二微控制器(IV)的端口引脚P2.6相连,第二波特率自适应串行通信器件(II)的用于传输接收数据的并行总线RDB与第二微控制器(IV)的端口P1相连,第二波特率自适应串行通信器件(II)的数据接收完毕标志信号引脚RI与第二微控制器(IV)的端口引脚P2.7相连。
地址 116024辽宁省大连市甘井子区凌工路2号