一种在ATM DSLAM中实现以太网VDSL接入的装置

摘要

本发明公开了一种在ATM DSLAM中实现以太网VDSL接入的装置，该装置包括：复用芯片、VDSL套片、FPGA器件、CPU、电源模块、时钟产生及驱动模块；复用芯片通过UTOPIA接口和微处理器接口分别与FPGA器件和CPU连接；VDSL套片通过SMII接口和微处理器接口分别与FPGA器件和CPU连接；FPGA器件用于将以太网数据包分割处理转换为ATM信元以及把ATM信元组成以太网数据包进行全双工位传送数据，并进行SMII接口与UTOPIA接口的物理层ID的静态捆绑；CPU用于控制和管理VDSL套片、FPGA器件复用芯片；电源模块通过电平转换产生不同电压值进行供电，时钟产生及驱动模块用于产生所需要的相应时钟信号。采用该装置可以在ATM DSLAM系统中实现ADSL和VDSL接入方式混插。

主权项

1、一种在ATM DSLAM中实现以太网VDSL接入的装置，用于ATM DSLAM系统，其特征在于，包括：复用芯片、VDSL套片、FPGA现场可编程门阵列、CPU处理器、电源模块、时钟产生及驱动模块；所述复用芯片通过UTOPIA接口和微处理器接口分别与所述FPGA现场可编程门阵列和所述CPU处理器连接，并通过低压差分信号LVDS接口与所述ATM DSLAM系统的核心板连接进行双向点对点通信；所述VDSL套片通过SMII接口和微处理器接口分别与所述FPGA现场可编程门阵列和所述CPU处理器连接，并通过双绞线向该装置外发送和从该装置外接收以太网数据；所述FPGA现场可编程门阵列用于将VDSL套片发送过来的以太网数据包分割处理转换为ATM信元以及把ATM信元组成以太网数据包发到VDSL套片，进行全双工位传送数据，并进行SMII接口与UTOPIA接口的物理层ID的静态捆绑；所述CPU处理器用于控制和管理所述VDSL套片、FPGA现场可编程门阵列和复用芯片；所述电源模块通过电平转换产生不同电压值进行供电，所述时钟产生及驱动模块用于产生所需要的相应时钟信号。