发明名称 减少集成电路泄漏电流的方法和设备
摘要 公开了减小集成电路的功耗和泄漏电流的方法和设备。讨论了用于包括高速缓存存储电路的多种类型的集成电路的新的泄漏功率补救技术。实施例包括通过使用虚拟电压轨道或虚拟功率轨道向集成电路负载提供功率的减小集成电路中的功耗的方法和设备。该方法和设备通常包括使用一个或两个虚拟功率控制装置来对该集成电路负载加上“头”和“脚”,或者将其夹在中间。在这些方法实施例中,一个或多个元件感测虚拟功率轨道或节点的电压,并进行调整来控制电压到某些特定“虚拟”电压电位。当以此方式控制电压时,虚拟功率控制装置可以用于限制流经集成电路负载的不必要的电流。
申请公布号 CN100543994C 申请公布日期 2009.09.23
申请号 CN200710112267.X 申请日期 2007.06.29
申请人 国际商业机器公司 发明人 程志斌;萨特亚吉特·杜塔;彼得·J·克里姆
分类号 H01L27/02(2006.01)I;G11C11/413(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 杜 娟
主权项 1、一种减小集成电路负载的泄漏电流的方法,该方法包括:将第一电压施加于单个低电位装置的第一端子,以在低压节点产生低电压,其中该单个低电位装置的第二端子和第三端子被耦合到该低压节点,通过该单个低电位装置控制该低电压,其中该单个低电位装置经第三端子感测该低电压,从而根据所感测的低电压来控制该低电压,其中该单个低电位装置由一个单栅极器件构成;将第二电压施加于高供电节点,其中该高供电节点被耦合到所述集成电路负载;以及经该第一电压和第二电压向集成电路负载供电。
地址 美国纽约