一种处理器以及一种寄存器选通方法

摘要

本发明提供了一种处理器及一种寄存器选通方法，能使处理器在增加寄存器数目时，仍具有较小的芯片面积和高速处理的能力。所述处理器包括部件一、部件二以及M个寄存器，当寄存器的数目从M增加到N时，所述N个寄存器包括：第一寄存器堆，包括K0个寄存器，用于被部件一用作输入和输出，并被部件二用作输入和输出；第二寄存器堆，包括K1个寄存器，用于被部件一用作输入，被部件二用作输出；第三寄存器堆，包括K2个寄存器，用于被部件一用作输出，被部件二用作输入；其中，K0+K1+K2＝N，K0+K1＝M，K0+K2＝M。本发明在寄存器数目增加时，通过把处理器中的寄存器设置为使用方式不同的寄存器堆，可以不增加选通逻辑级数，即不降低处理器的电路延迟也不增加多余的电路面积。

主权项

1、一种处理器，所述处理器包括部件一、部件二以及M个寄存器，其特征在于，当寄存器的数目从M增加到N时，所述N个寄存器包括：第一寄存器堆，包括K0个寄存器，用于被部件一用作输入和输出，并被部件二用作输入和输出；第二寄存器堆，包括K1个寄存器，用于被部件一用作输入，被部件二用作输出；第三寄存器堆，包括K2个寄存器，用于被部件一用作输出，被部件二用作输入；其中，K0+K1+K2＝N，K0+K1＝M，K0+K2＝M。