| 发明名称 | 非易失性半导体存储器件及其制造方法 | ||
| 摘要 | 根据本发明的一个方面，提供一种非易失性半导体存储器件，包括：半导体衬底；源区和漏区，其形成在该半导体衬底中，彼此分离并限定它们之间的沟道区；形成在沟道区上的隧道绝缘膜；形成在隧道绝缘膜上的绝缘电荷存储膜；形成在绝缘电荷存储膜上使得在沟道方向上比绝缘电荷存储膜短的导电电荷存储膜；形成在导电电荷存储膜上的层间绝缘膜；和形成在层间绝缘膜上的栅电极。 | ||
| 申请公布号 | CN101540328A | 申请公布日期 | 2009.09.23 |
| 申请号 | CN200910128789.8 | 申请日期 | 2009.03.19 |
| 申请人 | 株式会社东芝 | 发明人 | 石原贵光;村冈浩一 |
| 分类号 | H01L27/115(2006.01)I;H01L29/06(2006.01)I;H01L29/423(2006.01)I;H01L21/8247(2006.01)I;H01L21/311(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 屠长存 |
| 主权项 | 1.一种非易失性半导体存储器件，包括：半导体衬底；源区和漏区，其形成在该半导体衬底中，彼此分离并限定它们之间的沟道区；隧道绝缘膜，其形成在所述沟道区上；绝缘电荷存储膜，其形成在所述隧道绝缘膜上；导电电荷存储膜，其形成在所述绝缘电荷存储膜上，并使得其在沟道方向上比所述绝缘电荷存储膜短；层间绝缘膜，其形成在所述导电电荷存储膜上；和栅电极，其形成在所述层间绝缘膜上。 | ||
| 地址 | 日本东京都 | ||