发明名称 半导体器件
摘要 本发明提供一种半导体器件,在半导体衬底(1)上形成MIM型电容元件,该MIM型电容元件在布线(M1~M5)的梳状金属图案形成电极。电容元件的下方配置有为了防止CMP工序中的小凹坑的虚拟栅极图案的导体图案(8b)和作为虚拟有源区域的有源区域(1b),所述导体图案(8b)和有源区域(1b)通过与由布线(M1~M5)构成的屏蔽用的金属图案的连接来连接到固定电位。并且,导体图案(8b)及有源区域(1b)不与布线(M1~M5)的梳状金属图案平面重合。由此能提高具有电容元件的半导体器件的性能。
申请公布号 CN101540324A 申请公布日期 2009.09.23
申请号 CN200910128556.8 申请日期 2009.03.18
申请人 株式会社瑞萨科技 发明人 前田敏;关根康;渡边哲也
分类号 H01L27/105(2006.01)I;H01L29/92(2006.01)I;H01L23/525(2006.01)I 主分类号 H01L27/105(2006.01)I
代理机构 北京市金杜律师事务所 代理人 王茂华
主权项 1.一种半导体器件,具有:半导体衬底,具有形成第一MISFET的第一区域和形成第一电容元件的第二区域;沟槽,形成于所述半导体衬底并埋入了绝缘体;第一有源区域,形成于所述半导体衬底的所述第一区域,且由上述沟槽规定;第一栅电极,形成于所述第一有源区域上;第一绝缘膜,形成于上述半导体衬底上以覆盖所述第一栅电极,且上表面已被平坦化;以及由所述第一绝缘膜的上层的第一布线层形成于所述第二区域的第一金属图案、第二金属图案、和设置于所述第一金属图案和第二金属图案外围且与固定电位连接的第三金属图案;所述半导体器件的特征在于,所述第一金属图案形成所述第一电容元件的一个电极,所述第二金属图案形成所述第一电容元件的另一个电极;在所述第一电容元件下方的所述半导体衬底的所述第二区域上形成有由所述沟槽规定的第二有源区域,在所述第一电容元件下方的所述半导体衬底的所述第二区域上,形成有与所述第一栅电极同层的第一导体图案;所述第一导体图案和所述第二有源区域与所述第三金属图案电连接。
地址 日本东京都