发明名称 |
芯片熔丝及其制造方法 |
摘要 |
本发明提供高额定电流区域的恒定时的温度上升被抑制、且熔断特性是延迟型的成品率较高的芯片熔丝及其制造方法。在该芯片熔丝中,在绝缘基板(11)上形成有蓄热层(12),在蓄热层(12)上,以不与绝缘基板(11)接触的方式形成有熔丝膜(13),该熔丝膜(13)在配置于两端的表面电极部(13a)之间具有熔丝要素部(13b),在两表面电极部(13a)之间设置由导热性比蓄热层(12)高的材料构成的保护层(15),覆盖熔丝要素部(13b),将蓄热层(12)形成为不覆盖形成熔丝要素部(13b)的区域(11a)的全部的大小,从而保护层(15)部分地接触绝缘基板。 |
申请公布号 |
CN101542670A |
申请公布日期 |
2009.09.23 |
申请号 |
CN200880000403.9 |
申请日期 |
2008.02.28 |
申请人 |
釜屋电机株式会社 |
发明人 |
山岸克哉;清野英树;佐藤仁 |
分类号 |
H01H85/045(2006.01)I;H01H69/02(2006.01)I;H01H85/0445(2006.01)I;H01H85/046(2006.01)I;H01H85/10(2006.01)I;H01H85/17(2006.01)I |
主分类号 |
H01H85/045(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
闫小龙;王忠忠 |
主权项 |
1.一种芯片熔丝,其中,在绝缘基板上形成有蓄热层,在蓄热层上以不与绝缘基板接触的方式形成有熔丝膜,该熔丝膜在配置于两端的表面电极部之间具有熔丝要素部,由导热性比所述蓄热层高的材料构成的保护层设置在两表面电极部间并且覆盖所述熔丝要素部,所述蓄热层以不覆盖形成熔丝要素部的区域的全部的大小形成,由此,所述保护层部分地与绝缘基板接触。 |
地址 |
日本神奈川县 |