发明名称 具有频率检测器的延迟计数器及其延迟计数方法
摘要 本发明是提供一种应用于存储器的延迟计数器,用来延迟存储器存取控制信号。该延迟计数器包含有:时钟延迟模块,用来依据至少一延迟量延迟该输入时钟以产生延迟后输入时钟;频率检测器,用来检测该存储器中特定信号的频率以设定该延迟量;以及延迟控制信号产生模块,用来分别依据该延迟后输入时钟与输入时钟来输出对应该存储器存取控制信号的第一延迟后控制信号与第二延迟后控制信号,其中该第一延迟后控制信号的时序是早于该第二延迟后控制信号的时序。本发明解决了针对较高存储器时钟频率以及较大延迟周期数所设计的延迟计数器无法满足于较低存储器时钟频率以及较小延迟周期数的需求的问题。
申请公布号 CN100543871C 申请公布日期 2009.09.23
申请号 CN200610154302.X 申请日期 2006.09.20
申请人 南亚科技股份有限公司 发明人 郑文昌
分类号 G11C11/4076(2006.01)I;G11C11/413(2006.01)I;G11C11/4193(2006.01)I 主分类号 G11C11/4076(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 王志森;黄小临
主权项 1. 一种应用于存储器的延迟计数器,用来延迟存储器存取控制信号,该延迟计数器包含有:时钟延迟模块,耦接于输入时钟,用来依据至少一延迟量延迟该输入时钟以产生延迟后输入时钟;频率检测器,耦接于该时钟延迟单元,用来检测该存储器中特定信号的频率以设定该延迟量;以及延迟控制信号产生模块,耦接于该延迟后输入时钟、该输入时钟与该存储器存取控制信号,用来分别依据该延迟后输入时钟与该输入时钟来输出对应该存储器存取控制信号的第一延迟后控制信号与第二延迟后控制信号,其中该第一延迟后控制信号的时序是早于该第二延迟后控制信号的时序。
地址 中国台湾桃园县