| 发明名称 | 3D集成电路结构、半导体器件及其形成方法 | ||
| 摘要 | 本发明公开了一种半导体器件，包括：衬底；形成在所述衬底上的扩散停止层；形成在所述扩散停止层上的绝缘体上硅SOI层；形成在所述SOI层上的MOSFET晶体管；贯穿所述衬底、所述扩散停止层、所述SOI层以及所述MOSFET晶体管层形成的硅通孔TSV；以及连接所述MOSFET晶体管与所述硅通孔TSV的互连结构。本发明的半导体器件可以具有良好的性能。 | ||
| 申请公布号 | CN102088014A | 申请公布日期 | 2011.06.08 |
| 申请号 | CN200910242101.9 | 申请日期 | 2009.12.04 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱慧珑 |
| 分类号 | H01L25/00(2006.01)I;H01L23/52(2006.01)I;H01L23/482(2006.01)I;H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L21/02(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 北京市立方律师事务所 11330 | 代理人 | 张磊 |
| 主权项 | 一种3D集成电路结构，其特征在于，所述集成电路结构包括：第一晶片，包括：衬底；形成在所述衬底上的扩散停止层；形成在所述扩散停止层上的绝缘体上硅SOI层；形成在所述SOI层上的金属氧化物半导体场效应晶体管MOSFET；贯穿所述衬底、所述扩散停止层、所述SOI层以及所述MOSFET晶体管层形成的硅通孔TSV；以及连接所述MOSFET晶体管与所述硅通孔TSV的第一互连结构；其中，研磨所述第一晶片的底部以暴露出填充有金属材料的所述TSV孔，并通过所述TSV孔连接所述第一晶片底部到外部电路或者第二晶片的第二互连结构上。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||