一种基于MOS电流模逻辑的高速电流开关驱动器

摘要

本发明提供一种基于MOS电流模逻辑的高速电流开关驱动器，包括：MOS电流模逻辑锁存电路，用于接收电流开关驱动信号，并对所述电流开关驱动信号进行锁存和限幅，使所述电流开关驱动信号同步；MOS电流模逻辑电流开关，用于接收经所述MOS电流模逻辑锁存电路处理的信号，产生限幅的电流源驱动信号，并调整电流开关驱动信号交叉点；以及具有NMOS开关的共源共栅电流源，用于接收经所述MOS电流模逻辑电流开关处理的所述电流开关驱动信号，并输出低失真的电流信号，使得电流开关驱动信号同步，减小溃通效应。

主权项

一种基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，包括：MOS电流模逻辑锁存电路，用于接收电流开关驱动信号，并对所述电流开关驱动信号进行锁存和限幅，使所述电流开关驱动信号同步；MOS电流模逻辑电流开关，用于接收经所述MOS电流模逻辑锁存电路处理的信号，产生限幅的电流源驱动信号，并调整电流开关驱动信号交叉点；以及具有NMOS开关的共源共栅电流源，用于接收经所述MOS电流模逻辑电流开关处理的所述电流开关驱动信号，并输出低失真的电流信号；所述MOS电流模逻辑电流开关包括：PMOS晶体管M10、PMOS晶体管M11、PMOS晶体管M12、PMOS晶体管M13、NMOS晶体管M14、NMOS晶体管M15、NMOS晶体管M16，其中PMOS晶体管M10的源极与体端、PMOS晶体管M11源极与体端、PMOS晶体管M12源极与体端和PMOS晶体管M13的源极与体端均接电压源Vdd，PMOS晶体管M11的栅极和PMOS晶体管M12的栅极相连并接低电平；PMOS晶体管M10的栅极和PMOS晶体管M13的栅极分别作为负相输入端Vin_n和正相输入端Vin_p；PMOS晶体管M10的漏极、PMOS晶体管M11的漏级、NMOS晶体管M14的漏级与NMOS晶体管M15的栅极相连，并作为正相输出端Vout_p；PMOS晶体管M12的漏极、PMOS晶体管M13的漏级、NMOS晶体管M15的漏级与NMOS晶体管M14的栅极相连，并作为负相输出端Vout_n；NMOS晶体管M14的源极、NMOS晶体管M15的源极与NMOS晶体管M16的漏极相连，NMOS晶体管M16的源极与衬底接地，NMOS晶体管M16的栅极接第二偏置电压Vbias2。