| 主权项 |
一种装置数目判定系统，适用于一主机，包括：复数装置；以及复数晶片启动(Chip Enable)接脚，由该等晶片启动接脚中选定复数特定接脚，每一该等特定接脚具有一包捆电路(Strapping Circuit)，用以将该特定接脚之一状态拉升或拉低，其中，依据该等特定接脚之该状态判定该等装置之数目。如申请专利范围第1项所述之装置数目判定系统，其中该等特定接脚为通用输入输出(GPIO)接脚。如申请专利范围第1项所述之装置数目判定系统，其中该等装置包括快闪记忆体(Flash ROM)装置。如申请专利范围第1项所述之装置数目判定系统，其中该包捆电路包括一电源或一电阻，用以分别将相应之该特定接脚之该状态拉升或拉低。如申请专利范围第1项所述之装置数目判定系统，其中该状态为该特定接脚之电压准位。如申请专利范围第1项所述之装置数目判定系统，更包括一对应表，且依据该等特定接脚之该状态由该对应表中撷取出该等装置之数目，其中，该对应表记录相应该等特定接脚之不同状态时该等装置之数目。如申请专利范围第1项所述之装置数目判定系统，其中该等特定接脚之该状态系以二进位表示(BinaryRepresentation)。如申请专利范围第1项所述之装置数目判定系统，其中相应每一该等特定接脚之该包捆电路系设置于该主机之一载板之上。一种装置数目判定方法，适用于具有复数装置与复数晶片启动(Chip Enable)接脚之一主机，包括下列步骤：由该等晶片启动接脚中选定复数特定接脚；于每一该等特定接脚设置一包捆电路(Strapping Circuit)，用以将该特定接脚之一状态拉升或拉低；读取该等特定接脚之该状态；以及依据该等特定接脚之该状态判定该等装置之数目。如申请专利范围第9项所述之装置数目判定方法，其中该等特定接脚为通用输入输出(GPIO)接脚。如申请专利范围第9项所述之装置数目判定方法，其中该等装置包括快闪记忆体(Flash ROM)装置。如申请专利范围第9项所述之装置数目判定方法，其中该包捆电路包括一电源或一电阻，用以分别将相应之该特定接脚之该状态拉升或拉低。如申请专利范围第9项所述之装置数目判定方法，其中该状态为该特定接脚之电压准位。如申请专利范围第9项所述之装置数目判定方法，更包括依据该等特定接脚之该状态由一对应表中撷取出该等装置之数目，其中，该对应表记录相应该等特定接脚之不同状态时该等装置之数目。如申请专利范围第9项所述之装置数目判定方法，其中该等特定接脚之该状态系以二进位表示(Binary Representation)。如申请专利范围第9项所述之装置数目判定方法，其中相应每一该等特定接脚之该包捆电路系设置于该主机之一载板之上。 |
