用于记忆体阵列多位准感测之装置及方法

摘要

一种感测一接收自一记忆体阵列内部之一阵列胞元之信号之方法，该方法包含下列步骤，生成一与该记忆体阵列之一选定阵列胞元之电流成正比之类比电压Vddr，以及比较该类比电压Vddr与一参考类比电压Vcomp来生成一输出数位信号。也提供一种感测一记忆体胞元之方法，该方法系用于经由将来自一记忆体胞元之信号转换成时间延迟；以及经由比较该时间延迟与一参考单元之时间延迟来感测该记忆体胞元。也揭示相关装置。

主权项

一种用以感测一接收自一记忆体阵列内部之一阵列胞元之信号之方法，该方法包含下列步骤：生成一与该记忆体阵列之一选定阵列胞元之电流成正比之类比电压Vddr；以及比较该类比电压Vddr与一参考类比电压Vcomp来生成一输出数位信号。如申请范围第1项之方法，进一步包括提供具有一参考胞元之一参考单元，该参考胞元其具有与该阵列胞元类似之结构及类似之电流路径贯穿其中；以及提供一汲极驱动器，该汲极驱动器供驱动该记忆体阵列之汲极位元线及该参考单元之参考汲极位元线，其中该汲极驱动器产生该类比电压Vddr。如申请范围第1项之方法，其中若该类比电压Vddr系大于参考类比电压Vcomp，则输出一低输出数位信号；以及若该类比电压Vddr系不大于该参考类比电压Vcomp，则输出一高输出数位信号。如申请范围第2项之方法，进一步包含：放电该记忆体阵列及该参考单元；放电该记忆体阵列及该参考单元，因而分别产生一阵列胞元信号及一参考信号及一时序信号；当该时序信号到达一预定电压位准时产生一读取信号；以及一旦该读取信号产生时，由该阵列胞元信号与该参考信号间之差产生一感测信号。一种用以感测一记忆体胞元之方法，该方法包含下列步骤：经由将来自一记忆体胞元之信号转换成时间延迟；以及经由比较该时间延迟与一参考胞元之时间延迟来感测该记忆体胞元。如申请范围第5项之方法，其中该时间延迟包含一数位信号延迟。如申请范围第5项之方法，其中比较该时间延迟与该参考胞元之时间延迟系包含：比较该等时间延迟之上升时间与下降时间中之至少一者。如申请范围第5项之方法，其中将来自该记忆体胞元之信号转换成时间延迟系包含：产生与该记忆体胞元之一电流成正比之一类比电压Vddr。如申请范围第8项之方法，其中比较该时间延迟与该参考胞元之时间延迟系包含：比较该类比电压Vddr与一参考类比电压Vcomp来产生一输出数位信号。种用以感测一接收自一记忆体阵列内部之一阵列胞元之信号之装置，该装置包含：一汲极驱动器，其适合产生一与该记忆体阵列之一选定阵列胞元之电流成正比之类比电压Vddr；以及一比较器，其适合比较该类比电压Vddr与一参考类比电压Vcomp来生成一输出数位信号。如申请范围第10项之装置，进一步包含具有一参考胞元之一参考单元，该参考胞元具有与阵列胞元类似之结构及类似之电流路径贯穿其中，其中该汲极驱动器适于驱动该记忆体阵列之汲极位元线、及该参考单元之参考汲极位元线。如申请范围第10项之装置，其中该比较器比较该类比电压Vddr与该参考类比电压Vcomp，以及以下述方式产生该输出数位信号：若类比电压Vddr系大于参考类比电压Vcomp，则输出一低输出数位信号；以及若该类比电压Vddr系不大于该参考类比电压Vcomp，则输出一高输出数位信号。如申请范围第10项之装置，进一步包含一可接收该输出数位信号之资料单元。一种用以感测一记忆体胞元之装置，该装置包括：一驱动器，其系适于转换一得自一记忆体胞元之信号成为一时间延迟；以及一比较器，其系适于比较该时间延迟与一参考胞元之时间延迟。如申请范围第14项之装置，其中该时间延迟包含一数位信号延迟。如申请范围第14项之装置，其中该比较器比较该时间延迟之上升时间及下降时间中之至少一者。如申请范围第14项之装置，其中该比较器比较类比电压Vddr与一参考类比电压Vcomp，以及以下述方式产生输出数位信号：若该类比电压Vddr系大于该参考类比电压Vcomp，则输出一低输出数位信号；以及若该类比电压Vddr系不大于该参考类比电压Vcomp，则输出一高输出数位信号。